Apri
elenco prodotti

Ibm i - as400 - POWER 8

IBM ha annunciato che da Giugno 2014 introdurrà nel mercato mondiale l’ultima evoluzione dei sui processori, il Power 8.
Il Power 8 era stato presentato nell’agosto 2013, dove i suoi multiprocessori simmetrici erano basati sulla Power Architecture e per la prima volta, considerando che il Power 8 è il prodotto di fascia più alta di IBM, verranno costruiti su licenza anche da OpenPower.
Power8 è progettato per essere un chip massicciamente multithreaded, con ciascuno dei suoi core in grado di gestire otto thread hardware contemporaneamente, per un totale di 96 thread eseguiti contemporaneamente su un chip a 12 core. Il processore fa uso di grandi quantità di on e cache off-chip eDRAM e controller di memoria on-chip consentono molto elevata larghezza di banda di memoria e sistema di I / O. Un microcontroller integrato on-chip di gestione dell'alimentazione basata su un PowerPC 405 con 512 KB di SRAM dedicato, controlla l'intero chip ed è in grado di regolare le tensioni attraverso i1.764 regolatori di tensione integrati.
Per la maggior parte dei carichi di lavoro, il chip è 2-3 volte più veloce del suo predecessore, il POWER7. Dove processori POWER precedenti utilizzavano il GX + + bus per la comunicazione esterna, il Power8 utilizza invece la porta CAPI (Coherent Accelerator Interface Processor). La porta CAPI viene utilizzata per collegare processori specializzati ausiliari come GPU, ASIC e FPGA. Le unità collegate al CAPI possono utilizzare lo stesso spazio di indirizzi di memoria come la CPU. Power8 è disponibile in due varianti, una 6-core e una versione a 12-core. I controller di memoria sul chip Power8 sono progettati per essere utilizzati attraverso un componente esterno chiamato Centaur che agirà come un buffer di memoria, L4 chip di cache e controller di memoria effettiva. L'attuale chip di Centaur utilizza memoria DDR3, ma una versione futura può utilizzare DDR4 o qualche altra tecnologia di memoria senza bisogno di scambiare il chip Power8. I collegamenti tra il chip Power8 e Centaur sono in esecuzione a 9,6 GB/s ciascuno, con 40 ns di latenza. Centaur contiene 16 MB di eDRAM che possono essere utilizzati come cache di L4 dal processore. Ogni Power8 può essere collegato ad un massimo di otto chip Centaur consentendo fino a 1 TB di memoria per ogni presa, con un aggregato 128 MB di cache L4 e larghezza di banda 230 GB / s memoria sostenuta in e fuori del processore, con un totale di 32 DRAM porti e 410 la larghezza di banda della memoria di picco GB / s nella DRAM. Chip Centaur sono montati su moduli DRAM DIMM. I chip Centaur sono fabbricati con un processo simile a quello della Power8. La versione 6-core è montato a coppie su moduli dual-chip (DCM) in scala Out server di IBM.
Nella maggior parte delle configurazioni non tutti i nuclei sono attivi, risultante in una varietà di configurazioni in cui il conteggio effettivo nucleo differisce. La versione a 12-core verrà rilasciata a partire da maggio 2014.

informazioni